ASIC内蔵型統合：チップレベルの課題の解決

フロントパネルプラガブル光ファイバーと銅線を用いる従来のデータセンターアーキテクチャは限界に達しつつあります。複数の相互接続ポイントを経由する長くて損失の多い信号パスは、ボーレートの上昇に伴う信号の急速な劣化を引き起します。そのため、実用的到達距離とマージンは世代が進むごとに大幅に縮小しています。業界では、ASIC内蔵型統合を用いて224Gbps-PAM-4データレートの要求に対応しています。ASIC内蔵型統合はアーキテクチャ的な解決策であり、プロセッサー基板上にI/Oを直接配置します。 すべての224Gシステムにこのアーキテクチャが必要だというわけではありませんが、こうした技術的に複雑な変化への対処が可能になったことで、448Gデータレートの導入が必須になったときには、このアーキテクチャをより広範に統合できます。これは、従来の基板レベルでの配線から、プロセッサーに隣接するケーブル接続のASIC近傍設置型ソリューションへと進歩を遂げた、長期的な動向を引き継ぐものです。

ASIC内蔵型統合は、シグナルインテグリティと信号密度に関する目下の危機を解決するものの、エンジニアリングの焦点は熱管理とシステム保守性という新しい厄介な課題に方向転換されます。設計エンジニアにとって、この新しいアーキテクチャのパフォーマンスを最大限に引き出せるかどうかは、これらの複雑な二次的課題の解決に完全に左右されることになります。

従来のフロントパネルプラガブルアーキテクチャにおいて、シグナルインテグリティの課題はシステムレベルの問題です。信号は、チップから複数のマイクロエレクトロニクスインターコネクトと基板を経由してフロントパネルI/Oに到達する長くて損失の多いパスをたどる必要があります。

ASIC内蔵型統合の主なメリットは電気チャネルを短縮することであり、その結果として信号劣化の中核的問題が軽減されます。光ファイバーの場合も、エンジニアが基板上の短いトレースを解決するだけで済むため、新しい伝送速度世代ごとに電気チャネル全体を再設計して検証するという高額なサイクルが解消されます。224Gbps-PAM-4データレートでは、従来のアーキテクチャに必須の高額で電力を大量消費するリタイマーの必要性が最小限に抑えられるため、こうした軽減は非常に重要です。

光学エンジンをチップ上に移動させることで、電力効率も大幅に向上します。この効率向上は、インターコネクト損失を補うために従来のプラガブルモジュールで必要とされる高出力デジタル信号プロセッサー（DSP）を削減または排除することから得られます。従来のマルチソース契約（MSA）規格のフォームファクターからの離脱は、光学システムでのフェイスプレート密度の大幅な増加を可能にします。大きくて扱いにくいプラガブルトランシーバーケージをより高密度でコンパクトな光ファイバー用コネクターに置き換えることにより、貴重なフロントパネル面積を最大限に活用できます。

これらの性能向上の数値化は複雑で、用途固有です。最高速度で動作する最先端のチップではASIC内蔵型統合が必要になる場合がありますが、多くの用途では他のソリューションで問題ありません。

ASIC内蔵型統合は、信号損失の一次的問題を解決します。しかし、この問題を解決することでさらに厄介な一連の新しい二次的課題がもたらされ、エンジニアリングの焦点もこの課題に当てられるようになります。

熱管理の複雑性
熱管理では、銅線と光ファイバーとで複雑性の異なる差し迫った課題が発生します。コパッケージド銅（CPC）ではケーブル密度が原因で物理的な占有面積スペースをめぐる競合が起こり、コパッケージドオプティクス（CPO）ではレーザーと高温になるプロセッサー間における耐熱面での不適合性を解決しなければなりません。コパッケージドオプティクス（CPO）の場合、主な熱源であるレーザーが高温になるプロセッサーと同じ熱ゾーンでは信頼性のある動作が保証されないため、新しいアーキテクチャアプローチが必要になります。多くの場合、これはダイ周囲で利用できる正確な高さとスペースの制約内に収まるカスタム液冷ヒートシンクの設計を意味します。

保守性リスク
保守性は、極めて重大なリスクを生じさせます。コンポーネントが高価値ASICと同様の高価な基板に統合されるようになると、単一の低コストコネクターの不具合がプロセッサーパッケージ全体を危険にさらす可能性があります。ASICは簡単に取り外したり交換したりできないため、アセンブリー全体が単一障害点になります。この脅威によってリワーク性が設計上の主な考慮事項となり、圧着式のインターコネクトがリスクの低い実装方式オプションとして位置付けられます。

CPOの場合、リスクはさらに深刻です。現在の設計では、光ファイバーが基板上の光学エンジンに恒久的に固定されていることがよくあります。組み立て中または保守中に光ファイバーが1本破損すると、パッケージ全体が使い物にならなくなる可能性があります。

標準的な検証手順の対象範囲外
最後の課題となるのが検証です。この独特な基板上環境には、標準的なEIA規格やTelecordia規格の対象となっていない部分があるためです。224Gデータレートでは、基板の物理的な反りにおけるわずかな違いなど、これまで軽微なばらつきとされていたものがパフォーマンスに大きく影響する可能性が生じるため、新しいタイプの予測しにくい潜在的故障モードが創出されます。これらの要因の影響は、224Gを超える速度ではさらに大きくなるでしょう。

ASIC内蔵型設計の二次的課題への対処を首尾よく行うには、電気的特性、機械的特性、熱的特性の複雑な相互作用に対応するシステムレベルのエンジニアリング理念が必要です。

保守性とリワークに対する新たなアプローチ
重要な保守性の課題については、銅における有望なアプローチの1つに圧着式のインターコネクトがあります。この設計は、高価値基板を保護し、現場で交換できるシンプルなリワークを可能にすることから、プロセッサーへのリスクが軽減します。

光ファイバーの場合、分離可能なファイバー対チップインターフェースの開発もこの原則の対象となります。これらのインターフェースは、完全モジュール式で保守可能なCPOアーキテクチャの構築に不可欠です。

外部レーザー光源での熱課題の管理
CPOの場合、外部レーザー光源（ELS）を使用してプロセッサーから主な熱源を分離させることが、独特の熱問題に対するアーキテクチャソリューションになります。このアプローチは、高出力レーザーをシンプルかつプラガブルで保守可能なモジュール内に物理的に分離させることで、熱負荷を大幅に低減しながら、レーザーの安定性と長期的な信頼性を向上させます。

新しい環境でのパフォーマンス検証
検証の課題に対するソリューションは、より厳格な新しいテスト理念です。今では、基板の反りなどのわずかなばらつきが高速システムのパフォーマンスに及ぼす影響を正常に切り分けて分析できる新しいテスト手順を定義することが重要な要件となっています。この新しいレベルの厳密性は、システムの信頼性を確保し、大きな被害をもたらす故障が本番環境で発生しないようにする上で不可欠です。

ASIC内蔵型統合の次なるフロンティアは、3Dチップスタッキングを伴うものになると見られています。メモリ用ASICやスイッチ用ASICといったコンポーネントは異なるファウンドリノードで製造されることが多いため、可能な限り最短の電気接続を作成する上で理にかなう次のステップは、それらを垂直に積み重ねることです。基板材料自体も並行して進化しており、業界はますます高密度化するこれらのアーキテクチャをサポートするためのガラスやシリコンといった代替品を積極的に探究しています。

しかし、今後の道のりは多角的になると思われます。長年予測されていた「銅線の死」はまだ現実となっておらず、ASIC内蔵型統合はすべての224G用途に対する絶対条件ではありません。インターポーザーやドーターカードを使用する代替アーキテクチャも、しばらくは光ファイバーとともに実行可能でコスト効率に優れたオプションであり続けるでしょう。

最終的に、ASIC内蔵型統合を極めることは、世界最速のシステムの作成における二番目に大きな課題を克服することを意味します。これは、最高レベルのパフォーマンスで競争することを目指す企業にとって不可欠です。

Molexは、ASIC内蔵型アーキテクチャの概念を、統合の二次的課題に直接対処してすぐに使用できるソリューションのポートフォリオに反映させています。

Molexは、ASIC内蔵型アーキテクチャの概念を、すぐに使用できるソリューションのポートフォリオに反映させています。CPCでは、Impressコパッケージド銅ソリューションが圧着式アプローチを通じて重要な保守性課題に対処します。30 AWG Twinaxを使用して224Gbps PAM-4以上のデータレートをサポートするこのシステムは、高価値基板を保護するソルダーレスインターフェースを提供します。このようなエンジニアリングは、プロセッサーをリスクにさらすことなく、シンプルで現場交換可能なリワークを可能にします。

CPOでは、市場初の外部レーザー光源相互接続システム（ELSIS）が、別個の保守可能なモジュール内にレーザー光源を移動することで、熱と信頼性の中核的課題に対処します。Molexでは、課題の次なるフロンティアにもこのシステムレベルの専門知識を適用しており、信頼性が高く、分離可能なファイバー対チップインターフェースの作成という困難なタスクに対するソリューションを積極的に開発しています。

ASIC内蔵型統合は、次世代データセンターの基盤となるコンポーネントです。Molexの224Gbps-PAM-4高速データセンターテクノロジーの包括的なポートフォリオをご覧ください。