224Gbps-PAM4高速データセンターテクノロジー

224Gでは、フロントパネルオプティクス経由の長い電気経路が信号損失と高い消費電力につながる従来のデータセンターアーキテクチャを持続できないことが明らかになりつつあります。このブログでは、ASIC内蔵型統合がI/Oをプロセッサー基板上に移動させることでチャネルを短縮して密度を高め、外部レーザー光源と圧着式のインターコネクトが熱と保守性の課題に対処する方法を検証します。

基板レベルのインターコネクトは、224Gでパフォーマンスの限界に到達します。物理密度の制約とシグナルインテグリティの損失が、帯域幅と電力効率の主な障壁となっています。この課題を乗り越えるには、チップ近接アーキテクチャーとエンドツーエンドの共同エンジニアリングが必要です。このブログでは、コパッケージド銅（CPC）やコパッケージドオプティクス（CPO）などのニアASICやオンASICのソリューションによって、トレース長が大幅に短縮され、スケーラブルで高性能な224Gシステムを実現できる仕組みを探ります。

データセンターはポートあたり3.2Tbpsの速度をどのように達成できるのでしょうか？ Molexの最新のホワイトペーパーを読んで、Molexと大手半導体企業が実施した調査の結果をご覧ください。この調査では、224Gレーンが400GbE+をサポートし、スイッチASICピン数を削減して、コンパクトな既存のフォームファクター内で800GbEと1.6TbEを実現する方法を探ります。

コンピューティング能力に対する要求が過去最高のレベルに達する中、熱に対する要求もこれまで以上に高くなっています。このレポートは、I/Oモジュール向けの現在の熱管理戦略の限界を検証し、112Gおよび224G PAM-4リンクを必要とするシステムの需要への対処に役立つ新たなイノベーションを掘り下げます。

革新的な224Gテクノロジーは、生成AIの変革力を実現する準備が整っています。まず、224Gに対応するシステムが必要です。最近のパネルディスカッションでは、Molex、NVIDIA、Marvellの専門家が、画期的な224Gシステム設計の課題と機会について検討しました。

AIからARに至るまで、新たな高性能アプリケーションはデータセンターのテクノロジーにこれまでにない要件を突き付けています。時代に追いつくために、システムアーキテクトは、高速、低レイテンシーの非常にスケーラブルなソリューションを必要としています。PCIeが数世代にわたってどのように進化し、MolexがどのようにPCIe Gen 5、6、7世代の最先端に立ってきたのかをご覧ください。

生成AIや機械学習の進歩に対応するため、データセンターは現在、すべての差動ペアでPAM-4変調方式を使用し、224Gbpsのデータ伝送レートをサポートするシステムファブリックの拡張を余儀なくされています。Molexが、Inception、CX2-DS、およびMirror Mezz Enhancedで、どのようにこのスケールアップアプローチを実現しているかをご覧ください。